如果你的内存模块属于廉价品,那么你更应该好好检查一下你的时序设置。一般的内存制造商最有名的就是在制造过程的不确定性,并且在SPD芯片中烧入错误的信息。于是,受害的消费者只好在乏善可陈的性能或是系统当机之中挣扎,而且也不知道到底为什么会发生这种情况。作者: LEO 时间: 2004-1-19 20:09
如果你想要对时序参数有更进一步的了解,你应该要学习所有关于存取内存的知识。“RAM时序”表可以给你一个概念,让你了解它是怎么工作的。当主板芯片组中的控制器选择了包含数据的内存模块时,一个读取的程序开始作初始化。控制器指向模块中的控制芯片,以及芯片中所拥有的数据。芯片的单元是以矩阵(Matrix)方式作排列,并形成行和列的地址。每个交叉点代表了一个内存位。作者: LEO 时间: 2004-1-19 20:09
如果你所读取的是相同内存列的邻近数据,那么决定存取速度的唯一因素就是CL时序,因为控制器已经知道列的地址,不需要重新再搜寻一次。不论何时,当控制器必须在一个RAM芯片中寻址不同的列时,在列与列转换的时候,所花的时间就是tRAS(Row Active Time)。这个时间tRAS是随着tRP(RAS Precharge Time)而增加的,而tRP则是将回路充电至较高电压等级所花的时间。从另外一方面来说,即使是快速的内存模块,整个过程所花的时间最少也要7个时钟循环。
将时序参数予以优化可以将整个处理程序加速,包括存取RAM在内。内存控制器首先决定它想要寻址的储存单元的列地址。行地址则是在时间tRCD之后与控制器作通话。当数据传输到输出缓存器时所使用的时间称为tCL。而经过时间tRAS加上tRP的等待之后,整个程序可以再重复一次。作者: LEO 时间: 2004-1-19 20:10